Dettagli:
|
Materiale: | Metalli | Tipo di codice: | PRBS7, PRBS9, PRBS15, PRBS23, PRBS31 |
---|---|---|---|
Inversione del modello: | Supporta l'inversione del segnale all'estremità ricevente | Tasso di dati: | 622M fino a 15Gbps |
Aumento e tempo di caduta (20% - 80%): | 18~23ps | Nervosismo del emissione dei dati (RMS): | 1.5 (10.3125G verso il basso) p |
Evidenziare: | Tester di tasso di errore 10G,Tipo di codice PRBS23 del tester di tasso di errore |
Tester di tasso di errore di bit a velocità piena 10G con ingresso e uscita paralleli a 12 canali
Il tester di tasso di errore di bit a 12 canali 10G è un dispositivo di test del tasso di errore di bit ad alte prestazioni che supporta 12 canali indipendenti e ha una copertura di velocità da 622M a 15 Gbps. Viene utilizzato principalmente per la verifica dell'integrità del segnale nelle comunicazioni ottiche, nei data center e negli scenari di interconnessione ad alta velocità.
Sono presenti 12 canali di porte elettriche, con ingresso e uscita paralleli per 12 canali. Il test del tasso di errore di bit può essere condotto indipendentemente per ciascun canale.
Supporta il rilevamento continuo degli errori di bit e il monitoraggio temporizzato degli errori di bit. Supporta la velocità piena 10G (da 622M a 15 Gbps, oltre 20 punti di velocità convenzionali, adatti per gli attuali moduli attivi convenzionali);
Dimensioni supportate: PRBS7 / PRBS 9 / PRBS 15 / PRBS 23 / PRBS 31
1 canale di uscita clock a basso jitter.
No. |
parametro |
minimo |
tipico |
massimo |
unità |
1 |
Velocità dati |
0.622 | 0.622,1.25,2.125,2.488,2.5,3.07,3.125,4.25,5.0,6.144,6.25,7.5,8.5 ,9.953,10.00,10.3125,10.52,10.709,11.09,11.32,11.7,14.025,15 | 15 | Gbps |
2 |
Tipo di codice |
PRBS7,PRBS9,PRBS15,PRBS23,PRBS31 | |||
3 |
Tempo di salita e discesa (dal 20% all'80%) |
18 | 23 | ps | |
4 |
Inversione del pattern |
Supporta l'inversione del segnale all'estremità ricevente |
|||
5 |
Ampiezza di uscita del segnale (single-ended) |
200 | 800 | 1000 | mV |
6 |
Jitter di uscita dati (RMS) |
1.5 (10.3125G in giù) |
ps | ||
7 |
Interfaccia di ingresso/uscita dati |
Differenziale, accoppiamento AC, impedenza 50 ohm, SMA |
|||
8 |
Uscita clock |
100 | 156.25 | 156.25 | MHz |
9 |
Sensibilità di ingresso del segnale dati (single-ended) |
0.1 | Vpp | ||
10 |
Intersezioni del diagramma a occhio di uscita dati |
50 | 52 | 54 | % |
11 |
Temperatura di esercizio |
10 | 25 | 50 | °C |
Caratteristiche tecniche
Rilevamento degli errori di bit ad alta precisione
Basso jitter e alta sensibilità
Modularizzazione ed estensibilità
Portabilità e design compatto
Persona di contatto: Jack Zhou
Telefono: +86 4008 456 336